# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## none

#### © PAJ / JPO

, PN

- JP10083679 A 19980331

ΤI

- SEMICONDUCTOR MEMORY DEVICE

AB

- PROBLEM TO BE SOLVED: To prevent degradation of a retention characteristic of a semiconductor memory device caused by a phenomenon called as imprint in which a hysteresis characteristic of a ferroelectric is deviated.
- SOLUTION: This device is a semiconductor memory device using a ferroelectric substance capacitor which can store data even in a state in which a power source is not supplied due to residual polarization, a comparing circuit 30 is connected to bit lines 7, 8 and data lines 9, 10, data stored in ferroelectric capacitors 1, 2 is compared with data newly written in the ferroelectric capacitors 1, 2 based on a signal from the comparing circuit 30, when both data are different, an applying time of writing voltage of data, that is, a writing voltage applying time to a word line 5 and a cell plate 6 is made long by a writing operation control circuit 31. This writing voltage is given to the word line 5 and the cell plate 6 by drivers 14, 15 based on a control signal from the writing operation control circuit 31.
- G11C14/00 ;G11C11/22

PA

- MATSUSHITA ELECTRON CORP

IN

- KURAKI TOSHIO

ABD

- 19980630

ABV


- 199808

AP

- JP19960239100 19960910

#### © WPI / DERWENT

- AN 1,998-257094 [23]
- Semiconductor-memory apparatus e.g. DRAM has control circuit that lengthens application time of write=in voltage applied to memory cell when comparator determines that data read from memory cell are different from data input to data line
- J10083679 The apparatus includes memory cells that use dielectric capacitors (1,2), bit-lines (7,8) and data lines (9,10). A comparator circuit (30) compares the data read out from a memory cell and output to a bit-line, with the data input into a data line and which is to be input to the memory cell.
  - A control circuit (31) lengthens the application time of a write-in voltage applied to the memory cell when the read data are different from the input data, and based on a signal output from the comparator circuit.
  - ADVANTAGE Prevents degradation in retention characteristic. Prevents excessive refresh operation thereby reducing power consumption, preventing increase in time cycle and restraining pressure on ferroelectric film.
  - (Dwg.1/11)
- SEMICONDUCTOR MEMORY APPARATUS DRAM CONTROL CIRCUIT LENGTH APPLY TIME VOLTAGE APPLY MEMORY CELL COMPARATOR DETERMINE DATA READ MEMORY CELL DATA INPUT DATA LINE
- AW DYNAMIC RANDOM ACCESS MEMORY
- PN JP10083679 A 19980331 DW199823 G11C14/00 010pp
- ic G11C11/22;G11C14/00
- мс U14-A03B4 U14-A03F U14-A07
- DC U14
- PA (MATE) MATSUSHITA ELECTRONICS CORP
- AP JP19960239100 19960910
- PR JP19960239100 19960910



#### (19)日本国特許庁 (JP)

#### (12) 公開特許公報(A)

(11)特許出願公開番号

### 特開平10-83679

(43) 公開日 平成10年(1998) 3月31日

· (51) Int.Cl.<sup>6</sup> G11C 14/00 11/22

識別記号 庁内整理番号

FΙ G11C 11/34

技術表示箇所 352A

11/22

(21)出願番号 特願平8-239100

(22)出願日

平成8年(1996)9月10日

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

審査請求 未請求 請求項の数3 OL (全 10 頁)

(72)発明者 椋木 敏夫

大阪府高槻市幸町1番1号 松下電子工業

株式会社内


(74)代理人 弁理士 宮井 暎夫

#### (54) 【発明の名称】 半導体メモリ装置

#### (57)【要約】

【課題】 強誘電体のヒステリシス特性が偏るインプリ ントと呼ばれる現象によって、半導体メモリ装置のリテ ンション特性が劣化することを防止する。

【解決手段】 残留分極によって電源供給が無い状態で もデータを記憶することができる強誘電体キャパシタを 用いた半導体メモリ装置であり、ビット線7,8とデー タ線9,10とに比較回路30を接続し、強誘電体キャ パシタ1,2に記憶されていたデータと新たに強誘電体 キャパシタ1,2に書き込むデータを比較し、比較回路 30からの信号に基づき、両データが異なるときに書き 込み動作制御回路31によりデータの書き込み電圧の印 加時間、つまりワード線5およびセルプレート6への書 き込み電圧印加時間を長くする。この書き込み電圧は、 書き込み動作制御回路31からの制御信号に基づいてド ライバ14,15がワード線5およびセルプレート6に 与える。



#### 【特許請求の範囲】

【請求項1】 誘電体キャパシタを用いたメモリセル と、ビット線と、データ線と、前記メモリセルから前記 ビット線に読み出された記憶データと前記データ線に入 力された書き込みデータとを比較する比較回路と、前記 比較回路からの信号に基づき前記記憶データと前記書き 込みデータとが異なるときに前記メモリセルへ印加する 書き込み電圧の印加時間を長くする制御回路とを備えた 半導体メモリ装置。

【請求項2】 誘電体キャパシタを用いたメモリセル と、ビット線と、データ線と、前記メモリセルから前記 ビット線に読み出された記憶データと前記データ線に入 力された書き込みデータとを比較する比較回路と、前記 比較回路からの信号に基づき前記記憶データと前記書き 込みデータとが異なるときに前記メモリセルへ印加する 書き込み電圧を高くする制御回路とを備えた半導体メモ リ装置。

【請求項3】 誘電体キャパシタを用いたメモリセル と、ビット線と、データ線と、前記メモリセルから前記 ビット線に読み出された記憶データと前記データ線に入 20 力された書き込みデータとを比較する比較回路と、前記 比較回路からの信号に基づき前記記憶データと前記書き 込みデータとが異なるときに書き込み電圧を印加して書 き込み動作に入る前に前記メモリセルの強誘電体に印加 する電圧の反転を繰り返して前記メモリセルの強誘電体 の分極反転を行わせる制御回路とを備えた半導体メモリ 装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は主に強誘電体キャパ 30 シタを用いた半導体メモリ装置に関するものである。 [0002]

【従来の技術】現在の代表的な半導体メモリ装置はダイ ナミックランダムアクセスメモリ (DRAM) である が、最近になってそのDRAMの電荷蓄積キャパシタの 絶縁膜に強誘電体を使った強誘電体メモリ装置なるもの が開発された。このメモリ装置は、DRAMが揮発性メ モリであるのに対し、外部電界を取り去っても分極が残 る強誘電体特有の性質によって、不揮発性メモリとして 使用できる。また、既存の書換可能な不揮発性メモリ装 置に対しても、消費電力が少なく書換速度が速いなどの 優れた特性を有している。そのため次世代の主力メモリ 装置として関心が高まっている。

【0003】図8は従来の強誘電体キャパシタを用いた 2Tr-2C (2Transistor-2Capacitance)型半導 体メモリ装置の一例を示す回路図である。図8におい て、1と2は強誘電体キャパシタである。3と4はアク セストランジスタで、図の例ではNMOSトランジスタ を使用している。5はワード線、6はセルプレート、7 と8はビット線、9と10はデータ線である。11はビ 50 み時のデータを外部から入力すれば良い。すなわち、入

ット線7と8の電位差を増幅する差動増幅器で、図の例 では制御信号øs で活性、不活性を制御できるクロック ドCMOSインバータ2個で構成されている。12はビ ット線7とデータ線9、およびビット線8とデータ線1 Oを接続するトランスファゲートで、制御信号ot によ ってそれらの電気的接続・非接続を制御することができ る。13は入力データおよび出力データをラッチする回 路で、図の例ではCMOSインバータ2個で構成されて いる。14はワード線ドライバ、15はセルプレートド 10 ライバで、それぞれ制御信号 øw と øc に基づいて、ワ ード線5とセルプレート6の電位を変化させる。16は プリチャージ回路で、制御信号/ øp に基づいてビット 線7と8をグラウンド電位にする。また、データ線9と 10は入力回路と出力回路に接続されている。

2

【0004】図9は図8の半導体メモリ装置でのデータ 読み出し動作のタイミングを示した読み出し動作タイミ ング図である。WL, CP, BL, /BL, DL, /D しはそれぞれワード線5, セルプレート6, ビット線 7, ビット線8, データ線9, データ線10の電位であ り、 $\phi$ s ,  $\phi$ t ,  $/\phi$ P はそれぞれ差動増幅器11 , ト ランスファゲート12、プリチャージ回路16の制御信 号のレベルである。この装置でのデータの読み出し動作 について、図8と図9を用いて説明する。

【0005】初期状態として図8の各ノードは全てグラ ウンド電位にあるとする。まず、ワード線5の電位を上 げてNMOSトランジスタ3と4をオンさせ、セルプレ ート6の電位を上げる。すると、強誘電体キャパシタ1 と2の自発分極の向きが反転するか否かによって異なる 電位がビット線7と8に現れる。つぎに、制御信号φs をイネーブルにして差動増幅器11を活性化させ、ビッ ト線7と8の電位差を増幅する。 増幅が終わった後に制 御信号øt をイネーブルにしてトランスファゲート12 をオンさせ、ビット線7と8の電位をラッチ回路13へ 送り、出力回路によって外部へデータを出力する。図9 のように読み出したデータとラッチ回路のデータが異な る場合は差動増幅器11がラッチ回路13の電位を反転 させる。

【0006】一方、メモリセルのデータは読み出しによ って破壊されているため、続いて再書き込みの動作に入 る。まず、差動増幅器11を活性化したまま、セルプレ ート6の電位を下げる。ビット線7もしくは8に保たれ ている電位によってメモリセルに書き込みが行われた 後、ワード線5の電位を下げてNMOSトランジスタ3 と4をオフにする。つぎに、制御信号 øt と øs をディ スイネーブルにして、トランスファゲート12をオフに し差動増幅器11を不活性にする。最後に、制御信号/ φρ をハイレベルにしてビット線7と8をグラウンド電 位にプリチャージすれば、読み出し動作は完了する。

【0007】書き込み動作の場合は、前述した再書き込

カ回路からデータ線9と10に電位を出力し、メモリセルからデータを読み出して差動増幅器11で増幅した後、トランスファゲート12をオンにすれば、入力されたデータによってビット線7と8の電位が決まり、メモリセルへ所望のデータが書き込まれる。その書き込み動作タイミング図を図10に示す(各信号名の意味は図9と同様であるので、その説明は省略する)。なお、図10のようにメモリセルに記憶されていたデータと入力データが異なっている場合は、差動増幅器11によってラッチされていたデータは、入力回路によって反転させられる。

#### [0008]

【発明が解決しようとする課題】従来の装置では、強誘電体キャパシタの電圧—電荷量曲線が偏ること(インプリント現象)によって、電源の供給が無い状態でのデータ保持能力(リテンション特性)が劣化する問題があった。図11はその電圧—電荷量曲線とその偏りの様子を示したものであり、横軸はキャパシタの両端にかかる電圧を、縦軸はキャパシタの電極にあらわれる電荷量をとっている。図11に示すように、強誘電体キャパシタは、外部からの電圧が0(V)の場合でも電極に残留電荷Prが現れる。

【0009】今、強誘電体キャパシタは実線20で示されるような状態にあるとする。2Tr-2C型の場合、データを保持している2つの強誘電体キャパシタは、それぞれ実線20上の点21と点22の状態にあり、その残留電荷の差2Prによって、電源の供給が無い状態でもデータを保持する。この状態で放置すると、残留分極による内部電界によって強誘電体膜中で特性の変化が起こる。そのため電圧一電荷量曲線は、点21の状態にある強誘電体キャパシタについては1点鎖線24のように変化する。その後、逆データを書き込んだ場合、2つの強誘電体キャパシタはそれぞれ点25と点2のように変化する。したがって、残留電荷の差が、点21と点22の差2Prがら、点25と点26の差2Priに減少するためリテンション特性が劣化する。

【 0 0 1 0 】 したがって、この発明の目的は、残留電荷の減少によるリテンション特性の劣化を防止することができる半導体メモリ装置を提供することである。

#### [0011]

【課題を解決するための手段】この課題を解決するために、本発明の半導体メモリ装置は、入力されたデータとメモリセルに記憶されていたデータとが等しいか異なるかを判断する比較回路と、比較回路の出力に基づき入力されたデータとメモリセルに記憶されていたデータとが異なるときに、メモリセルの強誘電体に印加する所望の電圧を所望の方法、例えば、書き込み電圧の印加時間を長くする、また書き込み電圧を印加して書き込み動作に入る前にメモリセルの強50

誘電体に印加する電圧の反転を繰り返してメモリセルの 強誘電体の分極反転を行わせる(いわゆる、リフレッシュ動作)ための制御回路を有している。

【0012】この発明の構成によれば、入力されたデータとメモリセルに記憶されていたデータとが異なるときに、メモリセルの強誘電体キャパシタに印加する電圧を、両データが同じときとは異ならせることによって、残留分極による内部電界によって生じた特性の変化を打ち消し、電圧一電荷量曲線の偏りを回復させ、残留電荷の減少によるリテンション特性の劣化を防止することができる。また、入力されたデータとメモリセルに記憶されていたデータとが異なるときに上記の特性変化を打ち消すためのリフレッシュ動作を行い、上記両データが同じであるときは上記のリフレッシュ動作を行わないので、特性変化の打ち消しのための消費電力の増加を少なくすることができるとともに、強誘電体膜疲労を低減することができる。

#### [0013]

【発明の実施の形態】請求項1記載の半導体メモリ装置 20 は、誘電体キャパシタを用いたメモリセルと、ビット線と、データ線と、メモリセルからビット線に読み出された記憶データとデータ線に入力された書き込みデータとを比較する比較回路と、比較回路からの信号に基づき記憶データと書き込みデータとが異なるときにメモリセルへ印加する書き込み電圧の印加時間を長くする制御回路とを備えている。

【0014】この構成によると、記憶データと書き込みデータとが異なるときには、上記両データが同じときに比べて、メモリセルへ印加する書き込み電圧の印加時間が長くなる。その結果、残留分極による内部電界によって生じた特性の変化が打ち消され、電圧-電荷量曲線の偏りを回復させ、残留電荷の減少によるリテンション特性の劣化が防止される。

【0015】請求項2記載の半導体メモリ装置は、誘電体キャパシタを用いたメモリセルと、ビット線と、データ線と、メモリセルからビット線に読み出された記憶データとデータ線に入力された書き込みデータとを比較する比較回路と、比較回路からの信号に基づき記憶データと書き込みデータとが異なるときにメモリセルへ印加する書き込み電圧を高くする制御回路とを備えている。

【0016】この構成によると、記憶データと書き込みデータとが異なるときには、上記両データが同じときに比べて、メモリセルへ印加する書き込み電圧が高くなる。その結果、残留分極による内部電界によって生じた特性の変化が打ち消され、電圧-電荷量曲線の偏りを回復させ、残留電荷の減少によるリテンション特性の劣化が防止される。この際、電圧を高くして打ち消しを行っているので、特性の変化の打ち消しが効果的に行われる。

0 【0017】請求項3記載の半導体メモリ装置は、誘電

体キャパシタを用いたメモリセルと、ビット線と、デー 夕線と、メモリセルからビット線に読み出された記憶デ ータとデータ線に入力された書き込みデータとを比較す る比較回路と、比較回路からの信号に基づき記憶データ と書き込みデータとが異なるときに書き込み電圧を印加 して書き込み動作に入る前にメモリセルの強誘電体に印 加する電圧の反転を繰り返してメモリセルの強誘電体の 分極反転を行わせる制御回路とを備えている。

【0018】この構成によると、記憶データと書き込み データとが異なるときには、書き込み動作に入る前にメ モリセルの強誘電体に印加する電圧の反転が繰り返され てメモリセルの強誘電体の分極反転が行われる。その結 果、残留分極による内部電界によって生じた特性の変化 が打ち消され、電圧ー電荷量曲線の偏りを回復させ、残 留電荷の減少によるリテンション特性の劣化が防止され る。また、メモリセルの強誘電体の分極反転は記憶デー タと書き込みデータとが異なるときに行い、上記両デー タが同じときには行わないので、消費電力の増加が少な く、分極反転の繰り返しによる誘電体膜疲労が少ない。 【0019】上記の誘電体膜疲労という現象は、自発分 極(図11の2Pr)の大きさが、強誘電体の分極反転 を繰り返すことにより減少することをいう。誘電体膜疲 労によって、自発分極の大きさが一定以上確保されなく なると、データを読み出したときに、ビット線に十分な 電位差が発生せず、センスアンプの特性や、ビット線容 量のばらつき等の影響を強く受け、データを正しく出力 できなくなる。

【0020】以下、この発明の実施の形態について図面 を参照しながら説明する。

〔第1の実施の形態〕図1は本発明の第1の実施の形態 30 における半導体メモリ装置の回路図を示したものであ る。各構成要素のうち図8と同じ番号を付してあるもの は基本的に同じものであり、それらの説明は省略する。 図1において、30は入力データ(データ線9,10上 のデータ)とメモリセルに記憶していたデータ (ビット 線7.8上のデータ)とが同じか異なるかを比較判定す る比較回路で、図1の例では排他的論理和 (exclusive-OR) 回路が使用されている。なお、図1ではビット線7 とデータ線9に接続している排他的論理和回路と、ビッ ト線8とデータ線10に接続している排他的論理和回路 があるが、どちらか一方しか無い場合も問題はない。 【0021】31はデータ比較を行う比較回路30から の信号に基づいて、書き込み動作を制御する書き込み動 作制御回路であり、特許請求の範囲における制御回路に 相当する。その働きは半導体メモリ装置の動作クロック

回路で発生させた制御信号 øw , øc を受けて、比較回

路30の結果に応じて遅延をかけ、制御信号 $\theta$ w ,  $\theta$ c

として出力する書き込み動作制御回路である。ここで、

動作クロック回路からの制御信号 $\phi$ w ,  $\phi$ c に代わって

すことにする。また、制御信号 $\theta$ w と $\theta$ c はメモリセル の周辺回路へ送られると同時に、動作クロック回路へ戻 されて、以後の動作クロック信号に $\theta$ wと $\theta$ c に生じた 遅延分を補正する。

【0022】上記の書き込み動作制御回路31の回路構 成は、立ち下がり遅延回路32,33と、立ち下がり遅 延回路32、33を通して遅延させた信号と立ち下がり 遅延回路32、33を通さない信号とを切り替えるため のトランスファゲート群34と、比較回路30からの結 果をラッチするラッチ回路35と、比較回路30の出力 をラッチ回路35に入力するタイミングを制限するトラ ンスファゲート36からなる。 なお、 トランスファゲー ト36は制御信号φh によって制御される。また、ラッ チ回路13は動作をより安定させるための回路で省いた としても問題はない。

【0023】以下、この半導体メモリ装置の書き込み動 作について説明する。メモリセルからビット線7,8に データが読み出され増幅されるまでと、入力回路によっ てデータ線9,10にデータが入力されラッチ回路13 によって保持されるまでの動作は、従来例と変わらな い。本発明ではつぎのトランスファゲート12をオンに する前に、ビット線7、8上のメモリセルのデータとデ ータ線9,10上の入力データとを、比較回路30によ って比較する。

【0024】上記両データが同じである場合は、ハイレ ベルの電圧が書き込み動作制御回路31に供給される。 それをトランスファゲート36をオンさせることで、ラ ッチ回路35へ取り込ませる。その結果、トランスファ ゲート群34によって、動作クロック回路からの制御信 号 $\phi$ w ,  $\phi$ c がそのままメモリセル周辺回路への制御信 号 $\theta$ w ,  $\theta$ c として選択される。その信号には遅延はか かっていないので、従来例で説明したような通常の書き 込み動作を行う。ただし、トランスファゲート12をオ ンする前にトランスファゲート36をオフにして、その 後のビット線7,8とデータ線9,10の電位の変化の 影響が書き込み動作制御回路31に及ばないようにする 必要がある。

【0025】上記両データが異なる場合は、ローレベル の電圧が書き込み動作制御回路31に供給される。その 場合、制御信号 φw , φc を立ち下がり遅延回路 32, 33で立ち下がり遅延させた信号が制御信号 $\theta$ w .  $\theta$ c として出力される。その結果の動作タイミングの変化を 図2に示す。 øh はトランスファゲート36の制御信号 であり、それ以外の信号は図9と同様であるので、それ らの説明は省略する。図2の符号40と41の矢印で示 すように、従来動作に比ベメモリセルへ書き込み電圧を 印加する書き込み電圧印加時間が長くなる。また、CP とWLが遅延した後の制御信号 $\phi$ s ,  $\phi$ t ,  $\angle \phi$ p は、  $\theta$ w ,  $\theta$ c の動作クロック回路へのフィードバックによ メモリセルの周辺回路へ送られる信号を $\theta$ w ,  $\theta$ c と付 50 って、CPEWLが遅延した分だけタイミングが遅れ

10

50

る。

【0026】図3(a)~(d)はこの装置での再書き 込みの過程をメモリセルの強誘電体キャパシタの両極板 間の電圧と分極の向きによって表した図である。符号1 ~8で示す各部位は、図8と同様であるため、それらの 説明は省略する。また、分極の向きをその分極を発生さ せる電界の向きに合わせて誘電体キャパシタ1.2内の 矢印で、誘電体キャパシタ1, 2の極板間の電圧の向き を白抜きの矢印で表し、ビット線7,8の電位BL、/ BLとワード線5の電位WLとセルプレート6の電位C Pのレベルををそれぞれの記号の下のかっこ内に "H i", "Low"で記す。

【0027】電源電圧の供給がない状態では、図3 (a) のように、強誘電体の残留分極によってデータを 保持している。このデータを読み出すときは、図3 (b) のようにセルプレート6の電位CPをハイレベル にして強誘電体キャパシタ1の分極を反転させ、差動増 幅器11でビット線7の電位BLとビット線8の電位/

BLをハイレベルとローレベルにする。この時、強誘電

体キャパシタ2には電圧V1 がかかる。

【0028】続いて逆データを書き込むため、図3 (c)のようにビット線7の電位BLとビット線8の電 位/BLを逆転させる。この時、強誘電体キャパシタ1 には電圧V1 がかかり、データを保持していた図3

(a) の時とは逆の向きに分極を生じさせる。本発明で は、この図3(c)の状態を保つ時間(書き込み電圧印 加時間)を、読み出したデータと書き込むデータが異な る場合にのみ、図2の矢印40に示すように延ばす。そ の結果、図3(a)の残留分極によって強誘電体キャパ シタ1に生じた特性の変化を、除去することができる。 【0029】つぎに、図3(d)のように、セルプレー ト6の電位CPをローレベルにすれば、今度は強誘電体 キャパシタ2に電圧V2 がかかり、データを保持してい た図3(a)の時とは逆の向きに分極を生じさせる。こ の場合も強誘電体キャパシタ1の場合と同ように、強誘 電体キャパシタ2に電圧V2 がかかっている時間を図2 の矢印41に示すように延ばし、強誘電体キャパシタ2 の特性の変化を除去する。このようにして、図3(a) の状態で生じた強誘電体キャパシタ1,2の特性の変化 を除去し、リテンション特性の劣化を防止する。

【0030】以上のように、この実施の形態によると、 記憶データと書き込みデータとが異なるときには、上記 両データが同じときに比べて、メモリセルへ印加する書 き込み電圧の印加時間を長くするので、残留分極による 内部電界によって生じた特性の変化を打ち消して電圧ー 電荷量曲線の偏りを回復させることができ、その結果残 留電荷の減少によるリテンション特性の劣化を防止でき る。

【0031】 [第2の実施の形態] 図4は本発明の第2 の実施の形態における半導体メモリ装置の回路図を示し

たものである。各構成要素のうち図1と同じ番号を付し てあるものは基本的に同じものであり、それらの説明は 省略する。図4において、50はデータ比較回路30か らの結果に基づいて、書き込み動作を制御する書き込み 動作制御回路であり、特許請求の範囲における制御回路 に相当する。その働きは半導体メモリ装置の動作クロッ ク回路で発生させた制御信号 $\phi w$  ,  $\phi c$  ,  $\phi s$  ,  $\phi t$  を 受け、比較回路30の結果に応じて、ビット線7,8上 のデータとデータ線9,10上のデータが異なるとき に、電源電圧がより高い駆動回路に切り替えて、ワード 線5とセルプレート6とビット線7、8とを駆動し、そ の高電圧動作がデータ線9,10に影響しないようにト ランスファゲート12をオフにするものである。

8

【0032】その回路構成は、ワード線ドライバ51 と、セルプレートドライバ52と、比較回路30からの 結果をラッチするラッチ回路53と、ビット線7,8を 駆動する差動増幅器11,56をラッチ回路53のデー タによって選択する切り替え回路54と、ラッチ回路5 3のデータによってトランスファゲート12をオフにす るトランスファゲート制御回路55と、その他の回路か らなる。56はビット線7,8の電位差を増幅する差動 増幅器であり、図の例では制御信号θs2で活性、不活性 を制御できるクロックドCMOSインバータ2個で構成 され、各CMOSインバータには、図示はしてないが当 然電源電圧が供給されており、差動増幅器11を構成す るCMOSインバータより高い電源電圧が印加されてい る。

【0033】ワード線ドライバ51およびセルプレート ドライバ52は、それぞれワード線ドライバ14とセル プレートドライバ15に比べ、より高い駆動電圧が供給 されている。トランスファゲート群34は、ワード線ド ライバ14と51およびセルプレートドライバ15と5 2を、ラッチ回路53のデータによって切り替える。ラ ッチ回路53は、図1のラッチ回路35にラッチデータ を初期化するためのプリチャージ回路(MOSトランジ スタ)が付加されたもので、制御信号/øp によってラ ッチデータを初期化する。なお、説明のためラッチ回路 53の出力ノードを57とする。

【0034】切り替え回路54は、制御信号 os がハイ 40 レベルでノード57がローレベルの時に差動増幅器11 を活性化させ、制御信号øs がハイレベルでノード57 がハイレベルの時に差動増幅器56を活性化さる。ただ し、制御信号 øs がハイレベルの状態でノード57がロ ーレベルからハイレベルに変化するときの制御信号θs2 の立ち上がりは、遅延回路58によって、制御信号 $\theta$ s が立ち下がってから一定時間遅れる。トランスファゲー ト制御回路55はノード57がローレベルの時、制御信 号 $\phi$ t がハイレベルになれば制御信号 $\theta$ t をハイレベル にしてトランスファゲート12をオンにするが、制御信 号øt がハイレベルであってもノード57がローレベル

10 .

からハイレベルになれば、遅延回路59での遅延時間後に制御信号  $\theta$ t をローレベルにする。なお、遅延回路58と59は図の例ではインバータ回路が偶数個使用されており、その入力と出力とで論理レベルは反転しない。また、論理積回路等と組み合わせて、立ち上がり信号だけを遅延する回路にしても問題はない。

【0035】図5は図4の回路の書き込み動作のタイミングを示した動作タイミング図である。 $\theta$ s は差動増幅器11を活性化させる制御信号、 $\theta$ s2は差動増幅器56を活性化させる制御信号、 $\theta$ t はトランスファゲート12をオン・オフする制御信号である。その他は図2と同様でありで、説明は省略する。この実施の形態では、書き込み電圧印加時間は変えずに、キャパシタへの印加電圧を高めている。もちろん、本発明の範囲内で電圧を高め、かつ印加時間を延ばすことは可能である。

【0036】この装置の書き込み動作をについて図4と 図5を用いて説明する。第1の実施の形態と同じように メモリセルに記憶されていたデータと書き込みデータが 同じ場合は、従来例と同じ動作を行う。異なる場合は、 メモリセルからデータを読み出して差動増幅器11でビ ット線の電位がハイレベルとローレベルに増幅されるま では従来例と同じ動作を行うが、比較回路30の結果が ラッチ回路53へ送られ、その出力ノード57がハイレ ベルになることによって、まずワード線ドライバ14と セルプレートドライバ15が、より電源電圧の高いワー ド線ドライバ51とセルプレート52に切り替わり、ワ ード線5とセルプレート6の電位が上がる。また、制御 信号 $\theta$ s がローレベルになり、差動増幅器11が不活性 になる。 つぎに、トランスファゲート 12 がオンしてビ ット線の電位が反転した後に、遅延回路59で立ち下が 30 り遅延された制御信号θt がローレベルになりトランス ファゲート12がオフになる。

【0037】ここで、制御信号 $\theta$ t は遅延される理由について説明する。すなわち、書き込みの際に、ビット線BL、/BLの電位をデータ線DL、/DLの電位に従って反転させるために必要な時間を確保するためである。従来例では、サイクル終了時までトランスファゲート12をオンにし続けていたが、この実施の形態では、差動増幅器56を活性化して、ビット線の電圧を高くするよりも前にトラスファゲート12をオフにする必要が 40ある(電圧が高くないデータ線につながったままでは、ビット線の電圧を高くできない)ため、このように $\theta$ tを、ラッチ回路53の出力に基づいて立ち下がり遅延させた信号としている。

【0038】つぎに、遅延回路58によって立ち上がり遅延された制御信号 $\theta$ s2がハイレベルになることによって、差動増幅器56が活性化され、ビット線のハイレベル側の電位が上がる。この状態で強誘電体キャパシタ1には、図3(c)に示す向きに電圧がかかり、分極が生じる。第1の実施の形態の時と同様にこの間に強誘電体 50

キャパシタ1の特性の変化を除去するのであるが、従来例に比べて高い電圧がキャパシタの極板間にかかっているので、その除去する効果が大きい。また、高い電圧で書き込むことで図11に示したような残留電荷の減少を補うことができる。

【0039】続いてセルプレート6の電位をローレベル にすれば、強誘電体キャパシタ2に図3(d)に示す向 きに電圧がかかるとともに分極が生じ、強誘電体キャパ シタ1の時と同じ効果が得られる。その後、ワード線5 をローレベルにし、差動増幅器56を不活性にし、ビッ ト線7、8とラッチ回路53の出力ノード57をローレ ベルにプリチャージすれば書き込み動作は終了する。 【0040】なお、この例ではワード線ドライバとセル プレートドライバと差動増幅器の駆動電圧の切り替え を、それぞれ電源電圧の異なる別々の回路を用意して切 り替えているが、回路は共通にして電源電圧を切り替え るようにしても問題はない。以上のように、この実施の 形態によると、記憶データと書き込みデータとが異なる ときには、上記両データが同じときに比べて、メモリセ ルへ印加する書き込み電圧を高くするので、残留分極に よる内部電界によって生じた特性の変化を打ち消して電 圧一電荷量曲線の偏りを回復させることができ、その結 果残留電荷の減少によるリテンション特性の劣化を防止 できる。この際、電圧を高くして打ち消しを行っている ので、特性の変化の打ち消しを効果的に行うことができ る。

【0041】〔第3の実施の形態〕図6は本発明の第3の実施の形態における半導体メモリ装置の回路図を示したものである。各構成要素のうち図1と同じ番号を付してあるものは基本的に同じものであり、それらの説明は省略する。図6において、60はデータ比較回路30からの結果に基づいて、書き込み動作を制御する書き込み動作制御回路であり、特許請求の範囲における制御回路に相当する。その働きは、半導体メモリ装置の動作クロック回路で発生させた制御信号φcと、半導体メモリ装置内部もしくは外部からのパルス信号πとを受けて、比較回路30の結果に応じて、書き込み動作に入る前に、メモリセルの強誘電体キャパシタ1、2のリフレッシュを行わせるものである。

【0042】その回路構成は、ラッチ回路61と分周器兼カウンタ62とからなる。ラッチ回路61は基本的には図1のラッチ回路35と同じであるが、分周器兼カウンタ62からの信号によってラッチデータを初期化するプリチャージ回路(MOSトランジスタからなる)が付加されている。分周器兼カウンタ62には、ラッチ回路61の出力信号 $\theta$ b とパルス信号 $\pi$ が入力されており、 $\theta$ b がローレベルのときはプリセット状態にあり、その出力Q1  $\sim Q4$  は全てハイレベルであるが、 $\theta$ b がハイレベルになればパルス信号 $\pi$ のカウントを開始する。なお、図6の例では、D型フリップフロップを4個用いた

10

リップキャリー型16進ダウンカウンタが使用されているが、分周器とカウンタの機能を有した回路ならば、どのような回路を用いても問題はない。また、パルス信号 πを供給する回路としては、CR発振器や水晶発振器などがあげられる。

【0043】63はビット線ドライバで、ラッチ回路 61の出力ノードを制御信号 $\theta$ b として活性、不活性を制御するクロックド CMOSインバータからなる。図7は図6の回路の書き込み動作のタイミングを示した書き込み動作タイミング図である。 $\theta$ b はラッチ回路 61の出力ノードの電位であり、その他は図2と同様であるため、説明は省略する。

【0044】この装置の書き込み動作について図6と図 7を用いて説明する。第1の実施の形態と同じように、 メモリセルに記憶されていたデータと書き込みデータが 同じ場合は、従来例と同じ動作を行う。両データが異な る場合は、メモリセルからデータを読み出して差動増幅 器11でビット線の電位がハイレベルとローレベルに増 幅されるまでは従来例と同じ動作を行うが、それ後の動 作が異なる。つまり、比較回路30の結果がラッチ回路 61へ送られ、制御信号 $\theta$ b がハイレベルになることに よって、セルプレートドライバ15の制御信号がøcか ら分周器兼カウンタ62の出力Q1に切り替わり、ビッ ト線ドライバ63が活性化され、分周器兼カウンタ62 のプリセット状態が解除されてパルス信号πのカウント が開始される。また、制御信号 $\theta$ b は動作クロック回路 へ戻されて、 $\theta$ b がハイレベルの期間動作クロックの進 行を一時停止させる。 なおこの例では、 ビット線8の電 位をビット線ドライバ63で駆動させることで差動増幅 器11のラッチデータを反転させ、ビット線7に差動増 幅器11によってビット線8とは逆の電位を与えている が、差動増幅器11を不活性にして、2つのビット線ド ライバをそれぞれビット線7と8の両方に接続してビッ ト線の電位を駆動しても問題はない。

 $【0045】制御信号<math>\theta$ b がハイレベルの間は、図7に 示すように、ビット線7と8の電位の変化が1周する間 に、セルプレートの電位変化が2周する動作が繰り返さ れる。ワード線5はハイレベルのままなので、強誘電体 キャパシタ1と2には電圧が1回1回向きを逆にしなが らかかり続けることになり、分極の反転が繰り返され る。そのため、図11にあるように強誘電体キャパシタ の電圧-電荷量曲線が偏っている場合は、偏りが少なく なるように特性が変化する。一定のパルス数が分周器兼 カウンタ62に入力されれば、出力/Q4がハイレベル になり、ラッチ回路61の出力 $\theta$ b がローレベルにプリ チャージされる。その結果、セルプレートドライバ15 の制御信号がøc に戻され、ビット線ドライバ63が不 活性になり、分周器兼カウンタ62がプリセット状態に なる。また、動作クロック信号の進行が再開され、後は 従来例通りの書き込み動作が行われる。このように、強 12

誘電体キャパシタの電圧-電荷量特性の偏りを、分極反転を繰り返すことによって取り除き、リテンションの劣化を防止することができる。また、常に強誘電体キャパシタのリフレッシュを行う場合に比べ、分極反転による強誘電体膜疲労の点で有利である。

【0046】以上のように、この実施の形態によると、 記憶データと書き込みデータとが異なるときには、書き 込み動作に入る前にメモリセルの強誘電体に印加する電 圧の反転を繰り返してメモリセルの強誘電体の分極反転 を行うので、残留分極による内部電界によって生じた特 性の変化を打ち消して電圧ー電荷量曲線の偏りを回復さ せることができ、その結果残留電荷の減少によるリテン ション特性の劣化を防止できる。また、メモリセルの強 誘電体の分極反転は記憶データと書き込みデータとが異 なるときに行い、上記両データが同じときには行わない ので、分極反転の繰り返しによる誘電体膜疲労が少な く、半導体メモリ装置の寿命の短縮を少なくできる。 【0047】以上の実施の形態では、2Tr-2C(2 Transistor-2Capacitance) 型メモリセルについて述 べてきたが、それらの例は全て1Tr-1C(1Transi stor-1 Capacitance )型メモリセルにも応用できる。 それは図8と図1と図4と図6において、強誘電体キャ

stor-1 Capacitance )型メモリセルにも応用できる。それは図8と図1と図4と図6において、強誘電体キャパシタンス2とNMOSトランジスタ4を取り除き、ビット線8にリファレンス電位を与える回路を接続すれば、1Tr-1C型のメモリ装置として動作することで明らかである。ただし、1Tr-1C型の場合は、データがハイレベルかローレベルかの判定をリファレンス電位との比較で行うため、インプリントによる強誘電体キャパシタの特性の変化の影響は、相補的にハイレベルとローレベルを判断する2Tr-2C型に比べより深刻な問題となり、本発明は特に有効である。つまり、図11に示すようなインプリント現象の防止に関しては、どちらの場合でも同じであるが、データ読み出しのための判定方法の差により1Tr-1C型の方が、インプリント現象の影響を強く受け、総合的なデータ保持能力(リテンション特性)が大きく左右されることになるので、本発明を適用することが特に有効である。

#### [0048]

【発明の効果】本発明の半導体メモリ装置によると、メモリセルに記憶されていたデータと逆のデータを書き込む場合に、書き込み電圧を印加する時間を長くする、または書き込み電圧を高くする、あるいは書き込みに入る前に強誘電性キャパシタに加える電圧を周期的に反転させることでリフレッシュを行うことにより、電圧一電荷量曲線の偏りを除去する動作を行っているので、リテンション特性の劣化を防止することができる。また、書き込みデータと記憶されていたデータを比較して、その結果によって強誘電体キャパシタの電圧一電荷量曲線の偏りを除去する動作を行うか否か決定するので、リフレッシュによって電圧一電荷量曲線の偏りを除去する動作を

行う場合、リフレッシュを常に行う場合に比べて余分な動作が少なくなり、消費電力の増加を少なく抑え、またサイクルタイムの増加を抑え、強誘電体膜疲労を抑えることができ、有利である。

#### 【図面の簡単な説明】

【図1】この発明の第1の実施の形態における半導体メモリ装置のメモリセル周辺回路を示す回路図である。

【図2】この発明の第1の実施の形態における半導体メモリ装置の書き込み動作タイミング図である。

【図3】この発明の第1の実施の形態における半導体メモリ装置のデータの記憶中および動作中の強誘電体キャパシタの電圧と分極の向きを表した概念図である。

【図4】この発明の第2の実施の形態における半導体メモリ装置のメモリセル周辺回路を示す回路図である。

【図5】この発明の第2の実施の形態における半導体メモリ装置の書き込み動作タイミング図である。

【図6】この発明の第3の実施の形態における半導体メモリ装置のメモリセル周辺回路の回路図である。

【図7】この発明の第3の実施の形態における半導体メモリ装置の書き込み動作タイミング図である。

【図8】従来の半導体メモリ装置のメモリセル周辺回路 の回路図である。

【図9】従来の半導体メモリ装置の読み出し動作タイミング図である。

【図10】従来の半導体メモリ装置の書き込み動作タイミング図である。

【図11】強誘電体キャパシタの電圧-電荷量曲線を示 すヒステリシス特性図である。


#### 【符号の説明】

- 1.2 強誘電体キャパシタ
- 3,4 NMOSトランジスタ


14


- 5 ワード線
- 6 セルプレート
- 7,8 ビット線
- 9,10 データ線
- 11 差動增幅器
- 12 トランスファゲート
- ) 13 ラッチ回路
  - 14 ワード線ドライバ
  - 15 セルプレートドライバ
  - 30 比較回路
  - 31 書き込み動作制御回路
  - 32,33 立ち下がり遅延回路
  - 34 トランスファゲート
  - 35 ラッチ回路
  - 36 トランスファゲート
  - 50 書き込み動作制御回路
- 20 51 ワード線ドライバ
  - 52 セルプレートドライバ
  - 53 ラッチ回路
  - 56 差動増幅器
  - 58,59 遅延回路
  - 60 書き込み動作制御回路
  - 61 ラッチ回路
  - 62 分周器兼カウンタ
  - 63 ビット線ドライバ

#### 【図2】




#### 【図7】






【図4】



【図6】



【図11】

